DERWENT-ACC-NO: 2000-668309

DERWENT-WEEK:

200065

COPYRIGHT 2005 DERWENT INFORMATION LTD

TITLE:

Flat surface display device e.g. active matrix

type

liquid crystal display device, has signal line

pads for

conduction of three different color video

signals

arranged in three different rows

PATENT-ASSIGNEE: TOSHIBA KK[TOKE]

PRIORITY-DATA: 1999JP-0082812 (March 26, 1999)

PATENT-FAMILY:

LANGUAGE PUB-DATE PUB-NO

MAIN-IPC PAGES

October 6, 2000 N/A JP 2000276073 A

006 G09F 009/00

APPLICATION-DATA:

APPL-NO APPL-DESCRIPTOR PUB-NO

APPL-DATE

1999JP-0082812 N/A JP2000276073A

March 26, 1999

INT-CL (IPC): G02F001/136, G09F009/00

ABSTRACTED-PUB-NO: JP2000276073A

BASIC-ABSTRACT:

NOVELTY - The signal line pads (1-R,1-G,1-B) for conduction of three different

color video signals are adjoined mutually. The signal line pads corresponding

to each color video signal are arranged in three different rows.

USE - Flat surface display device e.g. active matrix type liquid crystal

display device for displaying high definition image.

ADVANTAGE - Reduces the burden faced during inspection of display panel before

mounting.

DESCRIPTION OF DRAWING(S) - The figure shows the flat surface display device.

Signal line pads 1-R,1-G,1-B

CHOSEN-DRAWING: Dwg.2/2

DERWENT-CLASS: P81 P85 U14

EPI-CODES: U14-K01A2;

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-276073 (P2000-276073A)

(43)公開日 平成12年10月6日(2000.10.6)

(51) Int.Cl. ⁷		識別記号	FΙ		テーマコード(参考)
G09F	9/00	3 5 2	G09F 9/	00 352	2H092
G02F	1/136	500	G02F 1/3	136 500	5G435

審査請求 未請求 請求項の数5 OL (全 6 頁)


(21) 出願番号	特願平11-82812	(71) 出題人	000003078
			株式会社東芝
(22)出願日	平成11年3月26日(1999.3.26)		神奈川県川崎市幸区堀川町72番地
		(72)発明者	堀井 雄介
			兵庫県姫路市余部区上余部50番地 株式会
			社東芝姫路工場内
		(72)発明者	佐藤 直文
•			兵庫県姫路市余部区上余部50番地 株式会
			社東芝姫路工場内
		(74)代理人	100059225
			弁理士 萬田 璋子 (外1名)
			最終官に続く

(54) 【発明の名称】 平面表示装置

(57)【要約】

【課題】 表示パネルの周縁部に駆動回路部及び外部 入力配線を実装する平面表示装置において、この実装の 前の表示パネルの検査工程における装置負担及び工程負 担を軽減できるものを提供する。

【解決手段】信号線は、隣り合う各3本がそれぞれレッド(R)、グリーン(G)、ブルー(B)の色出力を行う画素に画像信号を供給するものである。レッド(R)の色出力に係る信号線パッド1-Rが基板内側の列にまとめられ、グリーン(G)の色出力に係る信号線パッド1-G中間の列にまとめられ、ブルー(B)の色出力に係る信号線パッド1-が基板外側の列にまとめられる。これにより、端子構造の簡単な検査信号入力用PCB5から検査用画像信号を供給することができる。



【特許請求の範囲】

【請求項1】複数の走査線およびこの走査線に交差する 複数の信号線と、その交差点に画素電極がマトリクス状 に配列されて成る画像表示領域と、

1

駆動回路部から前記複数の信号線にぞれぞれ駆動入力信号を供給するための複数の信号線パッド、及び、他の駆動回路部から前記複数の走査線にそれぞれ駆動入力信号を供給するための複数の走査線パッドが配列された周縁接続領域と、

を絶縁基板上に備える平面表示装置において、

前記複数の信号線パッドのうち、第1の色を出力するための映像信号に関する信号線パッドと、第2の色を出力するための映像信号に関する信号線パッドとが互いに隣接し、

前記第1の色の出力に係る複数の信号線パッドが一の列 をなすように配置され、

前記第2の色の出力に係る複数の信号線パッドが他の列をなすように配置されたことを特徴とする平面表示装置。

【請求項2】前記複数の信号線パッドのうち、第3の色を出力するための映像信号に関する信号線パッドが、前記第1の色の出力に係る信号線パッドまたは前記第2の色の出力に係る信号線パッドと隣接し、

前記第3の色の出力に係る複数の信号線パッドが、さら に他の列をなすように配置されたことを特徴とする請求 項1記載の平面表示装置。

【請求項3】前記各列において、該列に含まれる複数の前記信号線パッドは前記画像表示領域からの距離が互いに同一であることを特徴とする請求項1または2記載の平面表示装置。

【請求項4】前記複数の走査線パッドは前記画像表示領域からの距離が互いに異なる複数の列をなすように配列され、一の前記走査線パッドとその隣の前記走査線パッドとが該複数の列のうちの互いに異なる列に位置することを特徴とする請求項1記載の平面表示装置。

【請求項5】前記信号線パッドのパッド幅が、前記信号線から前記周縁接続領域に引き出された引き出し線のピッチと略同一か、またはより大きいことを特徴とする請求項1記載の平面表示装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、平面表示装置に関する。特には、高精細な画像表示を行うアクティブマトリクス型の液晶表示装置に関する。

[0002]

【従来の技術】液晶表示装置等の平面表示装置は、一般に、表示パネルを構成する絶縁基板上に、画像を表示する画素領域と、この外側の接続用周縁部とを備え、この接続用周縁部には、駆動回路部及び外部入力配線が形成される。

【0003】接続用周縁部に駆動回路部を形成する方式として、例えば、絶縁基板上に、ACF(異方性導電膜)等の接続部材を介して駆動ICチップを直接実装する、いわゆるチップオングラス(COG)方式がある。このCOG方式であると、表示パネル周縁部の画像非表示領域の割合を少なくするとともに、平面表示装置の部

【0004】平面表示装置の製造工程においては、接続 用周縁部に駆動回路部等を実装する前に、配線間の短

品及び組立コストを低減することができる。

10 絡、画素欠陥や表示ムラ等の不良を検出するために、画像パターンを表示させる出画検査を行うことがある。表示パネルに欠陥があるまま、駆動回路部等の実装を行うと、実装作業がむだになる他、駆動回路部等を引き剥がす際に駆動回路部が損傷するといった問題もあるからである。

【0005】出画検査により欠陥が検出されたならば、場合によっては、さらに精密な検査が行われる。TFT (薄膜トランジスタ)をスイッチング素子として用いるアクティブマトリクス型液晶表示装置の場合、さらに、走奔線または信号線の断線や交差部分の短終あるいはT

20 走査線または信号線の断線や交差部分の短絡あるいはT FTの良否等が検出される。

【0006】このような検査を行うためには、接続用周縁部上の各信号入力パッドに、検査装置の検査プローブを接触させる必要がある。特に、出画検査を行うためには、接続用周縁部に配列される各信号入力パッドに対して、対応する検査プローブをそれぞれ接触させて、検査装置の画像パターン出力系統との充分な電気的な導通をとる必要がある。

[0007]

20 【発明が解決しようとする課題】ところが、近年、平面表示装置の高精細化が進むにつれて、信号入力パッドの配列ピッチ、及び、信号入力パッド間の間隔が非常に狭小となって来た。そのため、検査プローブの作成には非常に精密な加工が要求されることとなり、検査装置のコストの大幅な上昇と信頼性の低下につながっていた。また、検査工程における位置合わせにもかなりの精度が要求されることとなり、工程負担の増加、または、精密な位置合わせ装置の組み込みによる検査装置のコスト上昇を招いていた。

40 【0008】本発明は、上記問題点に鑑みなされたものであり、表示バネルの周縁部に駆動回路部を実装する平面表示装置において、この実装の前の表示パネルの検査工程における装置負担及び工程負担を軽減できる平面表示装置を提供するものである。

[0009]

【課題を解決するための手段】請求項1の発明の平面表示装置においては、複数の走査線およびこの走査線に交差する複数の信号線と、その交差点に画素電極がマトリクス状に配列されて成る画像表示領域と、駆動回路部か50 ら前記複数の信号線にぞれぞれ駆動入力信号を供給する

る。

気的に接続される。

ための複数の信号線パッド、及び、他の駆動回路部から 前記複数の走査線にそれぞれ駆動入力信号を供給するた めの複数の走査線パッドが配列された周縁接続領域と、 を絶縁基板上に備える平面表示装置において、前記複数 の信号線パッドのうち、第1の色を出力するための映像 信号に関する信号線パッドと、第2の色を出力するため の映像信号に関する信号線パッドとが互いに隣接し、前 記第1の色の出力に係る複数の信号線パッドが一の列を なすように配置され、前記第2の色の出力に係る複数の 信号線パッドが他の列をなすように配置されたことを特 10 徴とする。

【0010】上記構成により、表示パネルの検査工程に おける装置負担及び工程負担を軽減できる。特に、さほ どの精密加工を要しない簡易な検査装置でもって、出画 検査を行うことができる。

[0011]

【発明の実施の形態】本発明の実施例の平面表示装置に ついて図1を用いて説明する。図1には、実施例の平面 表示装置の要部すなわち信号入力パッドの配列について 模式的に示す。

【0012】平面表示装置10は、COG方式のアクテ ィブマトリクス型液晶表示装置であり、アレイ基板3と 対向基板35とが、図示しないが配向膜及び液晶層を介 して組み合わされてなる。平面表示装置10は、高精細 表示が可能な、対角10.4インチのSVGA型であ

【0013】アレイ基板3においては、ガラス基板上 に、上層の金属配線パターンからなる2400本の信号 線と、下層の金属配線パターンからなる600本の走査 線とが絶縁膜を介して格子状に配置され、格子の各マス 30 給される。 目に相当する領域に透明導電膜として例えば I TO(Ind ium-Tin-Oxide)からなる画素電極が配される。そして、 格子の各交点部分には、各画素電極を制御するスイッチ ング素子が配置され、TFTのゲート電極は走査線に、 ドレイン電極は信号線にそれぞれ電気的に接続され、さ らにソース電極は画素電極に電気的に接続されている。 【0014】対向基板35においては、ガラス基板上に カラーフィルタ層、及び透明導電膜として例えば I TO から成る対向電極が配置される。このカラーフィルタ層 においては、一の信号線により駆動される画素電極に対 40 応してレッド(R)の色部が割り当てられ、隣接する信 号線により駆動される画素電極に対応してグリーン

(G) の色部が割り当てられ、さらに他の隣接する信号 線により駆動される画素電極に対応してブルー(B)の 色部が割り当てられる。すなわちカラーフィルタ層は信 号線に沿ってストライプ状に塗り分け形成されている。 【0015】アレイ基板3は、対向基板35よりも大き く形成されて、一長辺(X端辺3a)側に突き出した部 分が、信号線への駆動入力のための棚状接続部31を形 成し、一短辺(Y端辺3b)側に突き出した部分が、走 50 【0022】このように、信号線パッド1が順次段違い

査線への駆動入力のための棚状接続部32を形成してい

【0016】X端辺3a側の棚状接続部31には、信号 **線駆動用の複数の駆動ICチップ4がフェースダウン実** 装され、各駆動 I Cチップ4から、複数の信号線へと駆 動信号の供給が行われる。すなわち、駆動 I Cチップ4 の下面の出力バンプ41と、信号線からの引き出し配線 33の先端部に形成される信号線パッド1とが異方性導 電フィルム(ACF)または異方性導電樹脂を用いて電

【0017】一方、Y端辺3b側の棚状接続部32に は、一つまたは複数の走査線側駆動ICチップ45がフ ェースダウン実装され、同様に、下面の出力バンプ46 と走査線からの引き出し配線34の先端部に形成される 信号線パッド2とが電気的に接続されるる。

【0018】なお、図には示さないが、各棚状接続部3 1,32には、外部駆動入力装置から各駆動 I C チップ 4,45への駆動入力を行うための、入力用フレキシブ ルプリント配線(FPC)、及びIC-FPC間パター ン配線が配置される。IC-FPC間パターン配線は、 入力用FPCと各駆動ICチップ4との間を電気的に接 続するものであり、入力パッド1,2と同時に形成され

【0019】平面表示装置の作動、すなわち画像表示は 次のように行われる。各走査線が、走査線駆動ICチッ プ45からのアドレス信号により順次走査駆動されて、 この走査線に対応する各TFTが導通可能となる。一 方、信号線には、この走査線の走査と同期して、画像デ ータに基づく映像信号が信号線駆動ICチップ4から供

【0020】図1に示すように、一の駆動ICチップ4 に対応する信号線パッド1は、隣り合う3個1-R, 1 -G, 1-Bが基板外側の列、中間の列、及び基板内側 の列にそれぞれ位置するように、3段に、それぞれ段違 いに配置される。詳しくは、ブルーに着色された画素に 映像信号を入力する信号線パッド1-Bが基板外側の 列、その隣の、グリーンに着色された画素に映像信号を 入力する信号線パッド1-Gが中間の列、さらに隣の、 レッドに着色された画素に映像信号を入力する信号線パ ッド1-Rが基板内側の列に位置する。

【0021】このように、信号入力パッド1は、パッド 群の一端から、基板外側→中間→基板内側→基板外側→ 中間→…と順次列を違えて配置されるとともに、出力に 係る色ごとの列に分けられている。すなわち、レッドの 色出力に係る複数の信号線パッド 1 - Rが基板内側の列 の中にまとめられており、グリーンの色出力に係る複数 の信号線パッド1-Gが中間の列中に、ブルーの色出力 に係る複数の信号線パッド1-Bが基板外側の列中にま とめられている。

に配置されるので、図に示すように、入力パッド1の幅 (引き出し線の直交方向の寸法)を、引き出し線33の ピッチPの半分程度、または、より大きいものとするこ とができる。または、入力パッド1と隣の配線パターン とのマージンを、引き出し線33のピッチPと同程度、 または、より大きいものとすることができる。図示の例 では、略正方形である入力パッドの幅Wが引き出し線3 3のピッチPと略同一であり、入力パッド1と両隣の引 き込み線33との間隔が引き出し線のピッチPの約半分 である。また、隣り合う入力パッド1間の間隔は、パッ ド幅Wと同程度である。

【0023】したがって、画像表示の高精細化にともな い信号線間のピッチが狭小となった場合にも、検査プロ ーブとしてサイズの大きいものを用いることができる。 また、ブルー、グリーン、及びレッドのパッドがそれぞ れ列をなすように配列されているため、出画検査の際、 後述のように、検査信号供給用PCB(プリント配線基 板) 5の3本の帯状の出力端子51-R, 51-G, 5 1-Bから複数の信号線パッド1に一括して入力を行う ことができる。

【0024】一方、図1の右端部に示すように、走査線 入力パッド2は、隣り合う2個がそれぞれ基板外側の列 及び基板内側の列に位置するように、2段に、段違いに 配置される。このような配列により、信号線パッド1の 場合と同様に、引き出し線34のピッチに比べての、入 カパッド2の幅、または入力パッド2と隣の配線パター ンとのマージンを大きくとることができる。

【0025】次に、出画検査について図2を用いて説明

駆動ICチップ4,45等が実装される前に行われる。 図2は、出画検査のために、信号線パッド1及び走査線 パッド2に対して、出画検査信号入力用PCB5,55 の端子面をあてがう様子を模式的に示す。

【0027】信号線パッド1に出画検査信号を入力する 信号線検査信号入力用PCB5は帯状であり、その下面 には、その長さ方向に3本の帯状の信号供給用端子51 が備えられる。これら信号供給用端子51-R,51-G, 51-Bは、それぞれ、レッド、グリーン及びブル 一の色出力に係る複数の信号線パッド1-R, 1-G, 1-Bに一括してレッド、グリーン及びブルーの各画像 信号を供給するためのものである。

【0028】出画検査を行う際、信号供給用端子51-Rは、導電ゴムを介して、レッドの色出力に係る複数の 信号線パッド1-R上に押圧されて電気的に接続され る。そのため、この出画検査の際には、複数のレッドの 信号線パッド1-Rに同一の画像信号が供給される。信 号供給用端子51-Gとグリーンの色出力に係る複数の 信号線パッド1-Gとの接続についても、また、信号供

パッド1-Bとの接続についても同様である。

【0029】一方、帯状の走査線検査信号入力用PCB 55の下面には、その長さ方向に2本の帯状の信号供給 用端子56が備えられる。一方の信号供給用端子56inは基板外側の列の走査線パッド2-in上に、他方の信 号供給用端子56-outは基板内側の列の走査線パッド 2-out上に、導電ゴムを介して押圧されて電気的に接 続される。そのため、一端から奇数番目に位置する複数 の走査線と、偶数番目に位置する複数の走査線とに別個 に走査信号の供給又はその停止を行うことができる。例 えば、奇数番目に位置する走査線のみに走査信号を供給 し、偶数番目に位置する走査線には走査信号の供給を止 めておくことができる。すなわち、1本置きの走査線に 係る画素のみ「点灯」することができるので、欠陥の発 見に有利である。

【0030】このような信号入力を行う出画検査によ り、入力パッド間の短絡、欠陥画素、及び欠陥TFTな どを検出することができる。また、レッドの色出力に係 る信号入力パッドのみに信号を供給することによるレッ ドのラスター表示、同様に行うグリーン及びブルーのラ スター表示、並びに、白色、及び黒色のラスター表示を 行わせて表示ムラを検出することができる。

【0031】上記実施例によると、各入力パッドに検査 用の入力信号を供給するための電気的な導通が、簡易な 装置及び操作により容易かつ確実に行うことができる。 したがって、検査工程における工程負担及び装置負担を 大幅に削減することができるとともに、その信頼性を高 めることができる。

【0032】上記実施例においては、表示パネルの検査 【0026】出画検査は、平面表示装置の表示パネルに 30 の際、帯状の出力端子から複数の入力パッドに検査用信 号を一括して入力したが、個別の検査プローブを各入力 パッドに接触させて電気的導通をとることもできる。

[0033]

【発明の効果】表示パネルの周縁部に駆動回路部及び外 部入力配線を実装する平面表示装置において、この実装 の前の表示パネルの検査工程における装置負担及び工程 負担を大幅に軽減できる。

【図面の簡単な説明】

【図1】本発明の実施例の平面表示装置における信号入 カパッドの配列について模式的に示す、平面的な部分斜 視図である。

【図2】出画検査のために、各入力パッドと、検査信号 入力用PCBの端子とを接触させる様子について模式的 に示す。

【符号の説明】

- 1-R レッドの色出力に係る信号線パッド
- 1-G グリーンの色出力に係る信号線パッド
- 1-B ブルーの色出力に係る信号線パッド

10 平面表示装置


給用端子51-Bとブルーの色出力に係る複数の信号線 50 2-in,2-out 基板内側及び基板外側の走査線パッ

۴


3 アレイ基板 35 対向基板 7

4,45 駆動ICチップ5,55 出面検査信号入力用PCB

【図1】



【図2】



フロントページの続き

F ターム(参考) 2H092 GA47 GA48 GA60 JA24 JB22 JB31 NA27 NA30 PA01 PA08 5G435 AA17 AA19 BB12 CC12 EE37 EE45



(19) United States

(12) Patent Application Publication (10) Pub. No.: US 2002/0080318 A1 Yamate et al.

(43) Pub. Date:

Jun. 27, 2002

(54) LIQUID CRYSTAL DISPLAY

(76) Inventors: Hiroshi Yamate, Mobara (JP); Yuuichi Takenaka, Mobara (JP)

> Correspondence Address: ANTONELLI TERRY STOUT AND KRAUS **SUITE 1800** 1300 NORTH SEVENTEENTH STREET **ARLINGTON, VA 22209**

(21) Appl. No.: 10/022,259

Dec. 20, 2001 (22) Filed:

(30)Foreign Application Priority Data Dec. 25, 2000 (JP) 2000-392324 **ABSTRACT**

A liquid crystal display is provided with respective signal lines and a semiconductor chip. Respective output bumps of the semiconductor chip are connected to the corresponding respective signal lines through an anisotropic conductive layer. The respective output bumps include a first group of output bumps which are arranged at a side close to the signal lines and a second group of output bumps which are arranged at a side remote from the signal lines. Area of respective bumps of the second group of output bumps which face the signal lines in an opposed manner is set larger than area of respective bumps of the first group of output bumps which face the signal lines in an opposed manner. Due to such a constitution, the reliable connection between the mounted semiconductor integrated circuit and the signal lines is ensured.

Publication Classification






FIG. 1



У



➤ SUB1

